2023-10-22, 12:35–12:55 (Europe/Athens), Αμφιθέατρο Β
Στην ομιλία μου θα περιγράψω ένα μέρος της διπλωματικής μου εργασίας, ως φοιτήτρια στο ΕΜΠ, πάνω στο κομμάτι των TLBs σε RISC-V αρχιτεκτονικές. Η υλοποίηση γίνεται στο CVA6 που αποτελεί μια in-order 6 σταδίων CPU. Θα αναλύσουμε κυρίως την χρήση του RISC-V extension “SVNAPOT” σχετικά με τα πλεονεκτήματα που προσφέρει, τις τροποποιήσεις του hardware/software ως προς την υποστήριξή του, καθώς και τις μελλοντικές του επεκτάσεις.